ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Książki - Springer Verlag, Singapore - 9789813346444 - 8 stycznia 2022
W przypadku, gdy okładka i tytuł się nie zgadzają, tytuł jest poprawny

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Cena
zł 550,90

Zamówione z odległego magazynu

Przewidywana dostawa 6 - 14 sty 2026
Świąteczne prezenty można zwracać do 31 stycznia

Nasi klienci mówią:

14-dniowa polityka zwrotów zgodnie z europejskim prawem ochrony konsumentów
Najwyższa ocena na Trustpilot
Dodaj do swojej listy życzeń iMusic

Również dostępne jako:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Media Książki     Paperback Book   (Książka z miękką okładką i klejonym grzbietem)
Wydane 8 stycznia 2022
ISBN13 9789813346444
Wydawcy Springer Verlag, Singapore
Strony 330
Wymiary 150 × 220 × 10 mm   ·   494 g

Więcej od Vaibbhav Taraate

Pokaż wszystko

Zobacz wszystko od Vaibbhav Taraate ( np. Paperback Book i Hardcover Book )