Powiedz znajomym o tym przedmiocie:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Media | Książki Paperback Book (Książka z miękką okładką i klejonym grzbietem) |
| Wydane | 11 czerwca 2021 |
| ISBN13 | 9789811544071 |
| Wydawcy | Springer Verlag, Singapore |
| Strony | 252 |
| Wymiary | 233 × 156 × 18 mm · 432 g |
Więcej od Vaibbhav Taraate
Pokaż wszystkoZobacz wszystko od Vaibbhav Taraate ( np. Paperback Book i Hardcover Book )
Świąteczne prezenty można zwracać do 31 stycznia