Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - Książki - Springer-Verlag New York Inc. - 9781441954022 - 7 grudnia 2010
W przypadku, gdy okładka i tytuł się nie zgadzają, tytuł jest poprawny

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

Cena
zł 422,90

Zamówione z odległego magazynu

Przewidywana dostawa 8 - 16 paź
Otrzymuj powiadomienia o nowych wydawnictwach Katarzyna Radecka

Nasi klienci mówią:

14-dniowa polityka zwrotów zgodnie z europejskim prawem ochrony konsumentów
Najwyższa ocena na Trustpilot
Dodaj do swojej listy życzeń iMusic

Jeszcze nie oceniono

Również dostępne jako:

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

Media Książki     Paperback Book   (Książka z miękką okładką i klejonym grzbietem)
Wydane 7 grudnia 2010
ISBN13 9781441954022
Wydawcy Springer-Verlag New York Inc.
Strony 216
Wymiary 155 × 235 × 12 mm   ·   331 g
Język Angielski  

Więcej od tego samego wydawcy

Zobacz wszystko od Katarzyna Radecka